![](http://img3.dns4.cn/heropic/318337/p1/20200806170649_8783_zs.jpg)
![](http://img3.dns4.cn/heropic/318337/p1/20200806170708_9567_zs.jpg)
![](http://img3.dns4.cn/heropic/318337/p1/20200806170810_2102_zs.jpg)
![](http://img3.dns4.cn/heropic/318337/p1/20200806170858_9952_zs.jpg)
![](http://img3.dns4.cn/heropic/318337/p1/20200806170918_5110_zs.jpg)
![](http://img3.dns4.cn/heropic/318337/p1/20200806171004_4672_zs.jpg)
初學(xué)者的十大PCB布線技巧
有一句老話:PCB設(shè)計(jì)是90%的布局和10%的布線。 今天仍然是這樣,組件的放置將決定布線將花費(fèi)多少時(shí)間,但這并不意味著布線PCB不再那么重要。 這只是您在每項(xiàng)活動(dòng)上花費(fèi)多少時(shí)間的問(wèn)題。
如果這是您初次進(jìn)行PCB布局,那么看到混亂的模樣可能有點(diǎn)嚇人。 使用這十大PCB布線技巧以及我們的十大元器件放置技巧,可以使您的初次PCB布局成功。
貼士#5 –使用捕1捉網(wǎng)格使您的工作更輕松
在Autodesk EAGLE中,您可以完全控制捕1捉網(wǎng)格設(shè)置,這在組件放置和布線過(guò)程中都很方便。沒有理由不打開可見的網(wǎng)格捕1捉,稍后當(dāng)您開始使用需要精1確放置跡線和零件的更密集的電路板布局時(shí),您將感激不盡。
作為指導(dǎo)原則,我們建議在布線過(guò)程中將捕1捉網(wǎng)格間距設(shè)置為0.050英寸。當(dāng)需要在組件之間設(shè)計(jì)緊密間距的連接時(shí),也可以將替代間距設(shè)置為0.025英寸。當(dāng)然,始終將可見網(wǎng)格設(shè)置為“開”!
俱進(jìn) 科技50人 設(shè)計(jì)團(tuán)隊(duì),平均5年以上經(jīng)驗(yàn)。擅長(zhǎng)高頻高速、高密度,數(shù)?;旌?,大功率、大電流、射頻、ATE、軟硬結(jié)合板、高速背板等;每年3000 款PCB設(shè)計(jì)經(jīng)驗(yàn) 。
原理圖之外的事交給我們
pcb線路板一站式服務(wù)。
設(shè)計(jì)PCB電路板的10個(gè)簡(jiǎn)單步驟
步驟4:設(shè)計(jì)PCB疊層
當(dāng)您將原理圖信息傳輸?shù)絇cbDoc時(shí),除了指1定的電路板輪廓外,還會(huì)顯示組件的封裝。 在放置組件之前,您應(yīng)該使用如下所示的“層堆疊管理器”定義PCB布局(即形狀,層堆疊)。
如果您不熟悉PCB設(shè)計(jì),盡管可以在PCB設(shè)計(jì)軟件中定義任意數(shù)量的層,但大多數(shù)現(xiàn)代設(shè)計(jì)都將從FR4上的4層板開始。 您還可以利用材料堆疊庫(kù); 這樣一來(lái),您就可以從各種不同的層壓板和獨(dú)特的板材中進(jìn)行選擇。
如果您要進(jìn)行高速/高頻設(shè)計(jì),則可以使用內(nèi)置的阻抗分析器來(lái)確保電路板中的阻抗控制。 阻抗曲線工具使用Simberian集成的電磁場(chǎng)求***來(lái)定制跡線的幾何形狀,以達(dá)到目標(biāo)阻抗值。
高速PCB設(shè)計(jì)部分基礎(chǔ)常識(shí)
1、如何選擇板材?選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如,現(xiàn)在常用的FR-4材質(zhì),在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(DK)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何避免信號(hào)干擾?避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_(Crosstalk)??捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速PCB設(shè)計(jì)中,如何解決信號(hào)的完整性問(wèn)題?信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。
確定完板框之后,就該元件布局了。布局這步極為關(guān)鍵,它往往決定了后期布線的難易。哪些元器件該擺正面,哪些元件該擺背面,都要有所考量。但是這些都是一個(gè)仁者見仁,智者見智的問(wèn)題。
從不同角度考慮擺放位置都可以不一樣。其實(shí)自己畫了原理圖,明白所有元件功能,自然對(duì)元件擺放有清楚的認(rèn)識(shí)。如果讓一個(gè)不是畫原理圖的人來(lái)擺放元件,其結(jié)果往往會(huì)讓你大吃一驚。對(duì)于初入門來(lái)說(shuō),注意模擬元件,數(shù)字元件的隔離,以及機(jī)械位置的擺放,同時(shí)注意電源的拓?fù)渚涂梢粤恕?