設計PCB電路板的10個簡單步驟

步驟1：創(chuàng)建原理圖

無論是從模板生成設計還是從頭開始創(chuàng)建電路板，起初都是從原理圖開始。 原理圖與新設備的藍圖相似，了解原理圖中顯示的內(nèi)容非常重要。 首先，原理圖向您顯示以下內(nèi)容：

設計中使用了哪些組件

組件如何連接在一起

不同原理圖中的組件組之間的關系

上面的***后一點非常重要，因為復雜的設計可能會使用分層示意圖。 如果您采用分層方法進行設計并將不同的電路塊放置在不同的原理圖中，則可以在新板上加強重要的***。 您可以在OnTrack Podcast上從Carl Schattke了解更多有關精心設計的原理圖的價值。

與直接在板上進行設計相比，不僅電路互連更容易定義和編輯，而且將原理圖轉(zhuǎn)換為電路板布局要容易得多。 對于組件，PCB設計軟件具有廣泛的零件庫數(shù)據(jù)庫

步驟6：放置組件

目前主流的PCB設計軟件提供了很大的靈活性，并允許您快速將元件放置在電路板上。 您可以自動排列組件，也可以手動放置它們。 您還可以一起使用這些選項，從而可以利用自動放置的速度，并確保按照良好的組件放置準則對電路板進行布局。

步驟7：插入鉆孔

在布線之前，***好先放置鉆孔（安裝和過孔）。 如果您的設計很復雜，則可能需要在走線布線過程中至少修改一些通孔位置。 可以通過“屬性”對話框輕松完成此操作，如下所示。

您在此處的偏好應遵循PCB制造商的制造設計（DFM）規(guī)范。 如果您已經(jīng)將PCB DFM要求定義為設計規(guī)則（請參見步驟5），則當您在布局中放置過孔，鉆孔，焊盤和走線時，PCB設計軟件將自動檢查這些規(guī)則。

高速電路設計面臨的問題

電磁兼容性

***標準GB/T 4365—1995《電磁兼容術語》對電磁兼容定義為：“設備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對該環(huán)境中的任何事物構成不能承受的電磁騷擾的能力”。它包括兩方面的含義：

● 設備、分系統(tǒng)或系統(tǒng)不應產(chǎn)生超過標準或規(guī)范規(guī)定的電磁騷擾發(fā)射限值，電磁騷擾發(fā)射是從騷擾源向外發(fā)出電磁能量的現(xiàn)象，它是引起電磁干擾的原因。

● 設備、分系統(tǒng)或系統(tǒng)應滿足標準或規(guī)范規(guī)定的電磁敏***限值或抗擾度限值的要求，電磁敏***是指存在電磁騷擾的情況下，設備、分系統(tǒng)或系統(tǒng)不能避免性能降低的能力，抗擾度是指設備、分系統(tǒng)或系統(tǒng)面臨電磁騷擾不降低運行性能的能力。

一般電子系統(tǒng)的電磁兼容設計，依據(jù)其設計的重要性可以分為3個層次：器件及PCB一級的設計、接地系統(tǒng)的設計及屏蔽系統(tǒng)設計和濾波設計。

僅僅觀察下面的一些內(nèi)容，就可以了解電磁兼容對于PCB的重要性：

● 時鐘產(chǎn)生電路，塑料封裝內(nèi)部元件的輻射，不正確的布線，太大尺寸的走線，不良的阻抗控制都可能成為電磁輻射源。

● PCB上的元件可能是射頻能量的接1收器，它們很容易從“I/O”電纜接收***的輻射1干擾，并將這個***能量傳送到容易受損的電路和設備中。

一款PCB設計的層數(shù)及層疊方案取決于以下幾個因素：

（1）硬件成本：PCB層數(shù)的多少與硬件成本直接相關，層數(shù)越多硬件成本就越高，以消費類產(chǎn)品為代表的硬件PCB一般對于層數(shù)有限制，例如筆記本電腦產(chǎn)品的主板PCB層數(shù)通常為4~6層，很少超過8層；

（2）高密元器件的出線：以BGA封裝器件為代表的高密元器件，此類元器件的出線層數(shù)基本決定了PCB板的布線層層數(shù)；

（3）信號質(zhì)量控制：對于高速信號比較集中的PCB設計，如果***關注信號質(zhì)量，那么就要求減少相鄰層布線以降低信號間串擾，這時布線層層數(shù)與參考層層數(shù)（Ground層或Power層）的比例是1:1，就會造成PCB設計層數(shù)的增加；反之，如果對于信號質(zhì)量控制不強制要求，則可以使用相鄰布線層方案，從而降低PCB層數(shù)；

（4）原理圖信號定義：原理圖信號定義會決定PCB布線是否“通順”，糟糕的原理圖信號定義會導致PCB布線不順、布線層數(shù)增加；

（5）PCB廠家加工能力基線：PCB設計者給出的層疊設計方案（疊層方式、疊層厚度 等），必須要充分考慮PCB廠家的加工能力基線，如：加工流程、加工設備能力、常用PCB板材型號 等 。